工學碩士 學位論文

시스토릭 구조를 갖는 스마트 안테나 알고리즘의 FPGA 구현

FPGA Implementation of Smart Antenna Algorithm based on Systolic Structure

指導教授 金 基 萬

2002年 2月

韓國海洋大學校 大學院

電波工學科

梁承鎔

차 례

그림 차례 ii
표 차례 iii
기호표 iv
Abstract vi
제 1 자 서 로 1
제 2 장 스마트 안테나를 위한 빔 형성 기법 4
제 2-1 절 방향 탐지에 기초한 빔 형성 기법
제 2-2 전 Training 시호를 이용하 비 혀서 기법 6
에 2 2 2 Framming 근도할 + 0 근 묘 0 0 가 법
제 2-3 절 신호 구조에 기조한 밤 영상 기법 /
제 3 장 시스토릭 구조를 갖는 스마트 안테나 알고리즘
제 3-1 절 시스토릭 구조를 갖는 스마트 안테나 알고리즘
제 3-2 절 컴퓨터 시뮬레이션 및 성능 고찰
제 4 장 실시간 처리를 위한 FPGA 구현 19
제 4-1 절 구현을 위한 최적 비트 수 결정
제 4-2 젘 VHDL 구현 및 타이밍 분석 21
제 5 자 겨 론 34
~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~
잠고눈언

그림 차례

그림 2-1 적응 어레이 시스템의 구성도	5
그림 3-1 시스토릭 구조를 갖는 스마트 안테나 알고리즘 구성도	12
그림 3-2 경계 셀과 내부 셀의 연산과정	13
그림 3-3 음영 내부 셀과 음영 다이아몬드 경계 셀의	14
그림 3-4 시스토릭 구조를 갖는 스마트 안테나 알고리즘의	
내부 처리과정	15
그림 3-5 시스토릭 구조를 갖는 스마트 안테나의 빔 패턴	17
그림 3-6 시스토릭 구조를 갖는 스마트 안테나의 SINR	18
그림 4-1 비트 수에 따른 내부 셀의 성능	20
그림 4-2 경계 셀의 Schematic diagram	22
그림 4-3 경계 셀 내 주요 부분의 Schematic diagram,	
(a) 연산 부분, (b) 실수부 연산, (c) 허수부 연산	23
그림 4-4 내부 셀의 Schematic diagram	24
그림 4-5 내부 셀 내 주요 부분의 Schematic diagram,	
그림 4-5 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산	25
그림 4-5 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산 그림 4-6 음영 내부 셀의 Schematic diagram	25 26
그림 4-5 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산 2 그림 4-6 음영 내부 셀의 Schematic diagram 2 그림 4-7 음영 내부 셀 내 주요 부분의 Schematic diagram,	25 26
그림 4-5 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산	25 26 27
그림 4-5 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산 2 그림 4-6 음영 내부 셀의 Schematic diagram 2 그림 4-7 음영 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산 2 그림 4-8 음영 다이아몬드 경계 셀의 Schematic diagram	25 26 27 28
그림 4-5 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산	25 26 27 28 28
그림 4-5 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산	25 26 27 28 28
그림 4-5 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산	25 26 27 28 28 28 30
그림 4-5 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산	25 26 27 28 28 30 31
그림 4-5 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산	25 26 27 28 28 30 31
그림 4-5 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산	25 26 27 28 28 30 31 32

표 차례

표 3-1 시뮬레이션 파라미터 16

기호표

0	0 행렬
*	Conjugate transpose
С	회전 파라미터
d(n)	Desired response
$d(\theta_{l,k})$	$ heta_{l,k}$ 방향의 어레이 응답 벡터
e(t)	오차 신호
Н	Conjugate transpose
i (t)	간섭 신호 벡터
$\boldsymbol{k}(n)$	이득 벡터
К	간섭 신호의 수
L	다중 경로의 수
Μ	안테나의 수
n (t)	첨가 잡음
P(n)	상관 행렬의 역행렬
Q(n)	Unitary 행렬
r(t)	Reference 신호
R(n)	상위 삼각 행렬
R_{xx}	수신 신호의 자기 상관 행렬
S	회전 파라미터
$s_{l,k}(t)$	$ heta_{l,k}$ 방향에서 입사되는 협대역 신호
$\boldsymbol{u}(n)$	입력 데이터 행렬
v _{xr}	수신신호와 reference 신호 사이의 상호 상관 벡터

W l, k 원하는 신호의 계수 벡

$\boldsymbol{x}(t)$	어레이에 수신된 신호 벡터
γ	Conversion factor
$\theta_{l,k}$	k번째 신호의 / 번째 경로 입사각
Ę	Priori 측정 오차
λ	Exponential weighting 벡터($0 < \lambda < 1$)
μ	수렴 계수
Ø (n)	상관 행렬

Abstract

The performance of digital mobile radio communication systems is affected by channel fading and interference from co-channel users. The problems can be reduced by the use of array antenna at the base station with the appropriate signal processing and combining of the received signal. So it makes the study about smart antenna that tracks the beam according to the position of users, and improves the communication quality. The algorithm for smart antenna are the method based on Directions-of-Arrival(DOA) estimation, algorithm based on training signal, and Constant Modulus(CM) algorithm and so on. But these methods have weak points. First method must be heavy computational loads to detect the DOA and it should be assumed that the number of array antenna is more than that of interference signal. Second method used extra channel for training signal and it is difficult to make training signal when existing co-channel interference. Third method is difficult to choose the desired signal in case of receiving the signals having the constant amplitude more than one. But the drawback of the above mentioned methods has the difficulty demanding for the time process because of the algorithm's complexity real for implementing as hardware.

In this thesis, we design the smart antenna algorithm for real time processing which is based on QR-decomposition-based recursive least squares(QR-RLS) algorithm. The proposed algorithm for real time process consists of the systolic structure using Givens rotations to calculate the inverse matrix which is necessary for many complexities. The number of bits which describes processing data is decided through

vi

the integer simulation. The performances of the proposed algorithm are evaluated via computer simulation in Rayleigh fading channel environment. And it is implemented as VHDL(VHSIC Hardware Description Language) to evaluate the real time processing.

제1장서론

최근 들어 이동 통신 서비스의 수요증가로 인해 가입자나 운용자, 제조 업체에서는 보다 고품질, 대용량, 고효율의 서비스를 요구하게 되었다. 이 로 인해 배열 안테나를 이용하여 동일 및 인접 채널 간섭신호의 제거 및 채널 왜곡, 잡음 등에 의한 시스템의 성능 저하를 막고 통신 성능의 향상 및 시스템 용량 증가를 위해 사용자의 이동 상황에 따라 빔 추적 기능을 갖고 있는 스마트 안테나 기술의 필요성이 대두되었다. 기존에 연구된 스 마트 안테나 알고리즘 종류에는 신호의 입사 방향을 추정해서 빔을 형성하 방법[1], training 신호를 이용해서 빔을 형성하는 는 방법[2]. PN(Pseudo-Noise) code의 특징을 이용한 방법[1], Constant Modulus(CM) 알고리즘[3][4][5], Cvclostationarity를 이용한 방법 등이 있다[6][7][8]. 그 러나 이러한 방법에는 각각 단점이 있는데 먼저 첫 번째 방법에서는 방향 을 찾기 위한 알고리즘의 계산량이 너무 많고 angle spread가 거의 없어야 하며, 간섭 신호의 수가 어레이 안테나의 수보다 적어야 한다는 가정이 필 요하다. 두 번째 방법에서는 training 신호를 사용하기 때문에 별도의 채널 을 사용해야 하고, co-channel 간섭이 존재하는 경우에는 training 신호를 만들기가 어렵다는 단점이 있다. 세 번째 방법에서는 PN code의 특징을 이용하여 확산 및 역확산된 신호를 만들고, 이를 이용하여 빔 형성기 출력 단에서 신호 대 잡음비를 최대화하는 방법으로 계산량이 많고 CDMA 신 호에만 사용 할 수 있다. 네 번째 방법에서는 하나 이상의 일정한 진폭을 가진 신호가 동시에 수신될 경우에 원하는 신호의 정확한 선택이 어렵다는 단점이 있다. 마지막으로 다섯 번째 방법에서는 수렴 속도가 느리고 SINR(Signal-to-Interference plus Noise Ratio)이 낮으면 계산량이 많으며 강한 간섭 신호가 존재할 경우에 성능이 떨어지는 단점이 있다. 하지만, 무 엇보다도 이들 방법의 가장 큰 단점은 알고리즘의 복잡성 때문에 하드웨어 로 구현하였을 때 실시간 처리가 어렵다는 점이다.

1

해외에서 스마트 안테나에 대한 연구는 미국, 유럽, 일본 등지에서 활발 하게 진행되고 있다. 미국에서는 스마트 안테나 제작회사인 Arrav comm, Metawave comm, Lucent 등이 있고, AT&T 연구소와 스탠포드 대학등이 활발하게 연구하고 있으며, 산·학·연 공동연구도 진행중에 있다. 스마트 안테나 제작 선발업체인 Metawave사는 CDMA 셀내의 3-sector를 빔 조 절하여 통화용량 증대효과를 제공하는 스위칭 빔 안테나 기술을 상용화 시 켰으며, 이동통신 대상에 대한 빔 추적기술도 연구개발하고 있다. 또한 Virginia 공대의 MPRG(Mobile and Portable Research Group)에서는 TI(Texas Instruments)사의 C54x DSP(Digital Signal Prosser) 여덟개를 사용하여 2.05 GHz에서 100 kHz의 대역폭을 갖는 방향탐지에 기초한 빔 형성기의 테스트 베드를 개발한 상태이다. 일본에서도 NTT DOCOMO, NEC, Panasonic, Mitsubishi등의 업계에서 스마트 안테나 기술을 연구하고 있는데, NTT DOCOMO사는 광대역 CDMA 이동통신망에서의 스마트 안 테나 기술적용을 연구하고 있고, 간섭제거등의 신호처리 기술을 위한 알고 리즘을 개발하고 있다. 이 밖에 유럽에서도 Simens사, Erricsson사 등이 스마트 안테나 연구를 활발히 하고 있다.

본 논문에서는 보다 효율적으로 실시간 처리가 가능하도록 하기 위해 QR-RLS(QR-decomposition-based recursive least squares) 알고리즘 [9-16]을 기반으로 하는 스마트 안테나 알고리즘에 대하여 연구하였다. 연 구된 방법은 실시간 처리를 위해 알고리즘상에서 가장 많은 계산량을 필요 로 하는 역행렬 연산을 효율적으로 하기 위해 Givens Rotation을 이용하여 연산하는 시스토릭(Systolic) 어레이 형태로 구성하였다. 아울러 Rayleigh 페이딩 채널 환경에서 컴퓨터 시뮬레이션을 수행하여 연구된 방법의 성능 을 고찰하였다. 연구된 방법의 실시간 처리 가능성을 검증하기 위해 하드 웨어 표현 언어인 VHDL을 이용하여 구현하고, 알테라사의 FPGA chip인 FLEX10K에 포팅하였다. 또한 이에 앞서 구현시 내부 연산 과정에서 데이 터를 표현하는데 소요되는 최적의 비트 수를 integer 시뮬레이션을 통하여

2

결정하였다.

본 논문의 제 2 장에서는 기존 스마트안테나 빔 형성 기법들을 살펴보았 고, 제 3 장에서는 제안한 스마트안테나 빔 형성 기법에 관하여 설명하고 그 성능을 컴퓨터 시뮬레이션을 통해 분석하였다. 제 4 장에서는 실시간 처리를 위한 FPGA 구현 과정과 그 결과를 언급하였고, 마지막으로 제 5 장에서 결론 및 향후 연구방향을 제시하였다.

제 2 장 스마트 안테나를 위한 빔 형성 기법

본 장에서는 기존에 연구되었던 어레이 안테나를 위한 빔 형성 기법들에 대하여 간단히 소개하였다. 기지국에서 M 개의 어레이 안테나를 갖는 일 반적인 무선 통신 시스템에서 각 안테나에 수신되는 신호는 전파환경에 의 해 산란되거나 반사된 신호가 모두 포함되어 있다. 이 경우 기지국 어레 이 안테나를 통해 수신된 신호는 다음과 같이 나타낼 수 있다.

$$\boldsymbol{x}(t) = \sum_{l=1}^{L} \boldsymbol{d}(\theta_{l,0}) s_{l,0}(t) + \boldsymbol{i}(t) + \boldsymbol{n}(t)$$
(2-1)

이때 L은 다중경로의 수이며, $s_{l,0}(t)$ $(l=1,2,\ldots,L)$ 는 입사각 $\theta_{l,0}$ 로 부터 입사되는 협대역 신호이고, $d(\theta_{l,0})$ 는 $\theta_{l,0}$ 에서의 어레이 응답 벡터, i(t)는 협대역 간섭 신호의 결합으로 이루어진 M×1 벡터, 그리고 n(t)잡음의 M×1 벡터이다. 여기서, 원하는 신호의 입사방향과 간섭 신호의 입사방향은 서로 다르다고 가정한다. 그러면 간섭 신호는 다음과 같이 나 타낼 수 있다.

$$\mathbf{i}(t) = \sum_{k=1}^{K} \sum_{l=1}^{L} \mathbf{d}(\theta_{l,k}) s_{l,k}(t)$$
(2-2)

여기서 K는 간섭 신호의 수이다. 빔 형성의 목적은 원하는 사용자의 신호를 얻기 위한 계수 벡터 $w_{l,0}$ 를 구하는 것으로써 어레이 출력의 선형 적인 결합으로 이루어진다. 그림 2-1로부터 빔 형성기 출력은 다음과 같 이 정의할 수 있다.



그림 2-1. 적응 어레이 시스템의 구성도 Fig. 2-1. Block diagram of adaptive array system.

$$\widehat{s_{l,0}}(t) \quad \boldsymbol{w}_{l,0}^*\boldsymbol{x}(t) \tag{2-3}$$

이때 $\hat{s}_{l,0}(t)$ $s_{l,0}(t)$ 의 추정치이고, * 는 conjugate transpose이다. 계수 벡터 $w_{l,0}$ 를 구하는 방법에는 방향 탐지에 기초한 빔 형성 기법, Training 신호를 이용한 빔 형성 기법, 신호 구조에 기초한 빔 형성 기법등이 있다.

제 2-1 절 방향 탐지에 기초한 빔 형성 기법

방향 탐지에 기초한 빔 형성 기법에서는 angle spread 가 아주 작거나 없다라는 가정, 즉 단일경로만이 존재한다는 가정이 필요하다. 이러한 경 우에 수신된 신호 벡터 **x**(*t*)는 다음과 같이 다시 쓸 수 있다.

$$\boldsymbol{x}(t) = \boldsymbol{d}(\theta_0) \boldsymbol{s}_0(t) + \sum_{k=1}^{K} \boldsymbol{d}(\theta_k) \boldsymbol{s}_k(t) + \boldsymbol{n}(t)$$
(2-4)

방향 탐지에 기초한 빔 형성 기법은 어레이 응답 벡터 $d(\theta_0)$, $d(\theta_1)$, ... , $d(\theta_K)$ 를 얻기 위해서 신호의 입사방향인 θ_0 , θ_1 , ..., θ_K 를 먼저 찾아 야 한다. 이러한 입사방향을 찾기 위한 높은 해상도를 갖는 기법에는 MUSIC[5] 이나 ESPRIT[5]와 같은 것이 있다.

특정한 전제조건 하에서 어레이 출력의 최적결합에 의한 계수 벡터를 구 하는 방법으로는 최소자승오차를 최소화하는 방법과 신호 대 잡음비를 최 대화하는 방법, 그리고 maximum likelihood 방법이 널리 사용되었다. 이 들 방법들은 원하지 않는 신호인 간섭 신호와 잡음의 세기, 입사방향 등에 의해 영향을 받는다.

제 2-2 절 Training 신호를 이용한 빔 형성 기법

Training 신호를 이용한 빔 형성 기법은 reference 혹은 training 신호라 고 부르는 신호를 사용하여 계수 벡터를 구하는 방법이다. 이 기법에서는 방향 탐지에 기초한 빔 형성 기법에서 갖고 있던 단점인 다중경로에 대한 가정이나 신호의 입사방향을 찾는 계산과정이 필요가 없고, 어레이 안테나 의 구조에 영향을 받지 않는다.

Reference 신호를 r(t)라고 한다면, 계수 벡터는 빔 형성기 출력과 reference 신호 사이의 자승오차를 최소화하는 방법을 사용할 경우 다음과 같이 나타낼 수 있다.

$$\boldsymbol{w}_{\boldsymbol{MSE}} = \boldsymbol{R}_{\boldsymbol{xx}}^{-1} \boldsymbol{v}_{\boldsymbol{xr}} \tag{2-5}$$

이때 R_{xx} 는 수신신호의 자기 상관 행렬이고, v_{xr} 는 reference 신호와 수 신 신호 사이의 상호상관 벡터이다. 계수 벡터는 최소자승오차를 이용한 방법뿐만 아니라 LMS(Least Mean Square)[9]나 DMI(Direct Matrix Inversion)[17], 이 외에 여러 가지 방법으로도 구할 수 있다.

이러한 training 신호에 기초한 빔 형성 기법은 북미지역 TDMA 방식 디지털 이동 무선 시스템에 사용할 목적으로 연구되었던 기법으로서 training 신호는 co-channel 간섭이 존재할 경우에 만들기가 어렵고 채널의 낭비로 인해 시스템의 효율을 떨어뜨린다는 단점을 가지고 있다.

제 2-3 절 신호 구조에 기초한 빔 형성 기법

신호의 구조를 이용한 빔 형성 기법은 빔 형성기에 수신된 신호의 시공 간 구조와 특성을 이용하여 계수 벡터를 구하는 방법이다. 이때 신호의 특성은 간섭 신호에 의해 영향을 받게 되므로 적응 빔 형성기를 사용하여 간섭 신호가 감소되도록 한다. 이러한 신호의 특성을 이용한 빔 형성 기법 은 신호의 입사방향에 대한 사전 지식을 요구하지 않으면서 신호의 전파 경로 상태에 대해 아주 강하다는 장점을 갖고 있다. 이를 이용한 빔 형성 기법 중에 하나가 CMA(Constant Modulus Algorithm) 이다. CMA는 FM이나 PSK, FSK 등과 같은 방식으로 변조되어 전송되는 신호는 포락선 이 항상 일정한 상수 값을 갖는다. 하지만 다중경로 전파나 간섭 신호에 의해 그 크기가 변화하게 된다. 따라서 어레이 안테나 출력을 되돌리는 방식으로 신호의 포락선을 일정한 평균값이 되도록 만들어서 신호를 복원 하는 방법이다. 계수 벡터는 신호의 크기 변화를 측정할 수 있는 비용함 수를 최소화하는 값으로 얻을 수 있고, 그 선택에 의해 잡음의 허용오차 및 수렴 정도가 결정이 된다. 이러한 비용함수의 예로는 다음과 같은 신호 의 크기 변화량의 제곱평균과 같은 것이 있다.

7

$$J(t) = E\left\{ \left| y(t) - \frac{y(t)}{|y(t)|} \right|^2 \right\}$$
(2-6)

그리고 계수 벡터를 갱신하는 식은 다음과 같다[5].

$$w(t+1) = w(t) - \mu e(t)^* x(t)$$

$$e(t) = y(t) - \frac{y(t)}{|y(t)|}$$
(2-7)

이 방법의 문제점은 수렴 상수 μ의 크기에 따라서 수렴속도와 오차 사이에 trade-off 관계를 가진다는 것이다.

제 3 장 시스토릭 구조를 갖는 스마트 안테나 알고리즘

앞장에서 소개한 기존의 스마트 안테나 알고리즘들은 알고리즘의 복잡 성,특히 공통적으로 역행렬을 구하는데 많은 시간이 걸려 실시간으로 처 리하는 것이 힘들었다. 따라서 본 논문에서는 시스토릭 구조를 이용하여 직접 역행렬을 구해 신호의 실시간 처리가 가능하도록 스마트 안테나 알고 리즘을 연구하였다. 연구한 스마트 안테나 알고리즘은 QR-RLS 기반의 시 스토릭 구조로 이루어져 있는데, 먼저 QR-RLS 알고리즘의 기본인 QR-decomposition에 관하여 설명한 후 QR-RLS를 기반으로 한 시스토릭 구조를 갖는 스마트 안테나에 관하여 설명하겠다.

제 3-1 절 시스토릭 구조를 갖는 스마트 안테나 알고리즘

QR-decomposition은 직교 삼각화(orthogonal triangularization) 처리에 사용되는 방법 중의 하나로 안정적인 수치적 특성을 가진다. 데이터 행렬 A(n)를 QR-decomposition으로 나타내면 다음과 같이 쓸 수 있다.

QR-decomposition을 사용하게 되면 RLS (Recursive Least Square)에서의

계수 벡터를 구하기 위한 QR-RLS 적응 필터링 알고리즘을 단일화하여 처 리할 수 있고, 결정론적인 RLS 측정 이론과 확률론적인 칼만 필터 이론을 결합하는 역할을 한다[9]. QR-RLS 알고리즘은 QR-decomposition을 기초 로한 알고리즘이다. least-squares 계수 벡터가 표준 RLS 알고리즘에서는 입력 데이터의 상관함수 행렬을 이용하여 계산되어지는데 반해 QR-RLS 알고리즘에서는 입력 데이터 행렬을 QR-decomposition를 통해 직접 구해 진다. 따라서, 표준 RLS 알고리즘 보다 수치적으로 매우 안정적이다. 표준 QR-RLS 알고리즘에서 계수 벡터를 구하기 위한 prearray-to-postarray 변환은 다음과 같다.

$$\begin{bmatrix} \lambda^{1/2} \boldsymbol{0}^{1/2} (n-1) & \boldsymbol{u}(n) \\ \lambda^{1/2} \boldsymbol{P}^{H}(n-1) & \boldsymbol{d}(n) \\ \boldsymbol{0}^{T} & 1 \end{bmatrix} \boldsymbol{\Theta}(n) = \begin{bmatrix} \boldsymbol{0}^{1/2}(n) & \boldsymbol{0} \\ \boldsymbol{P}^{H}(n) & \boldsymbol{\xi}(n) \gamma^{1/2}(n) \\ \boldsymbol{u}^{H}(n) \boldsymbol{0}^{-1/2}(n) & \gamma^{1/2}(n) \end{bmatrix}$$
(3-2)

Θ(n): 입력 데이터에 의한 Unitary 회전
u(n): 입력 데이터 행렬
Φ(n): 상관 행렬
P(n): 상관 행렬의 역행렬
λ: Exponential weighting 벡터(0<λ<1)
ξ. Priori 측정 오차
d(n): Desired response
γ. Conversion factor

여기서 입력 데이터는 postarray의 상위 행인 () 블록과 대응되어 상쇄되

어지고 상관 행렬의 제곱근 $\mathbf{Q}^{1/2}(n)$ 는 변환 전과 후에도 보전된다. least-squares 계수 벡터는 back substitution 방법에 의해

$$\widehat{\boldsymbol{w}}^{H}(n) \boldsymbol{P}^{H}\boldsymbol{\Phi}^{-1/2}(n) \tag{3-3}$$

로 구해진다[9-16]. 다음은 확장 QR-RLS 알고리즘에서의 계수 벡터를 구하기 위한 prearray-to-postarray 변환이다.

$$\begin{bmatrix} \lambda^{1/2} \boldsymbol{\varphi}^{1/2}(n-1) & \boldsymbol{u}(n) \\ \lambda^{1/2} \boldsymbol{P}^{H}(n-1) & \boldsymbol{d}(n) \\ \boldsymbol{0}^{T} & 1 \\ \lambda^{-1/2} \boldsymbol{\varphi}^{-H/2}(n-1) & \boldsymbol{0} \end{bmatrix} \boldsymbol{\Theta}(n)$$
$$= \begin{bmatrix} \boldsymbol{\varphi}^{1/2}(n) & \boldsymbol{0} \\ \boldsymbol{P}^{H}(n) & \boldsymbol{\xi}(n) \boldsymbol{\gamma}^{1/2}(n) \\ \boldsymbol{u}^{H}(n) \boldsymbol{\varphi}^{-1/2}(n) & \boldsymbol{\gamma}^{1/2}(n) \\ \boldsymbol{\varphi}^{-H/2}(n) & -\boldsymbol{k}(n) \boldsymbol{\gamma}^{-1/2}(n) \end{bmatrix}$$
(3-4)

계수 벡터는 다음과 같다.

$$\widehat{\boldsymbol{w}}^{\boldsymbol{H}}(n) \quad \widehat{\boldsymbol{w}}(n-1) + (\boldsymbol{k}(n) \gamma^{-1/2}(n) (\boldsymbol{\xi}(n) \gamma^{1/2}(n))^*$$
(3-5)

그림 3-1은 확장 QR-RLS 알고리즘과 시스토릭 구조를 이용해 구현된 스마트 안테나 알고리즘이다. 이는 그림 3-2, 그림 3-3 과 같은 boundary cell, internal cell, shaded internal cell, 그리고 shaded diamond boundary cell로 구성되어 있으며, 관련 계산식을 그림에 나타내었다. boundary cell 은 입력 값을 받아들여 제곱근 계산과 역수 계산을 하여 회전계산에 필요 한 부속 파라미터인 C와 S를 구하여 이를 internal cell과 shaded internal cell에 전해주고, internal cell과 shaded internal cell은 내부 연산과정인 곱 셈과 덧셈을 통해 Q(n)의 부분 요소를 계산하고 저장한다. shaded diamond boundary cell은 앞의 cell들에 의해 구해진 값을 가지고 계수 벡 터를 구한다



그림 3-1. 시스토릭 구조를 갖는 스마트 안테나 알고리즘 구성도 Fig. 3-1. Block diagram of smarta antenna algorithms based on systolic structure.



그림 3-2. 경계 셀과 내부 셀의 연산 과정

Fig. 3-2. Arithmetic procedure of boundary cell and internal cell.



그림 3-3. 음영 내부 셀과 음영 다이아몬드 경계 셀의 연산 과정 Fig. 3-3. Arithmetic procedure of shaded internal cell and shaded diamond boundary cell.



그림 3-4. 시스토릭 구조를 갖는 스마트 안테나 알고리즘의 내부 처리과정

Fig. 3-4. Processing of smart antenna algorithmes based on systolic structure.

그림 3-4는 그림 3-1의 내부 처리 과정을 나타내었다. 매 클럭 주기마 다 위쪽의 삼각형 구역은 업데이트된 **Ø**^{1/2}(*n*) 값을 구하며, 가운데 사 각형 구역은 업데이트된 **P**^H(*n*) 값과 posteriori 측정 오차 ξ(*n*)γ^{1/2}(*n*) 을, 아래 삼각형 구역은 **Ø**^{-H/2}(*n*) 값과 **k**(*n*)γ^{-1/2}(*n*)을 구한다. 오른쪽 아래 사각형에서는 가운데 사각형 구역에서 구해진 ξ(*n*)γ^{1/2}(*n*)와 아래 삼각형에서 구역에서 이렇게 구해진 **k**(*n*)γ^{-1/2}(*n*)값을 곱하여 기존의 계 수 값과 더해 업데이트된 계수 값을 구한다.

제 3-2 절 컴퓨터 시뮬레이션 및 성능 고찰

제안된 시스토릭 구조를 갖는 스마트 안테나의 성능을 검증하기 위해 컴 퓨터 시뮬레이션을 수행하였다. 시뮬레이션에서 사용된 파라미터를 표 3-1 에 나타내었으며, 그림 3-5에 빔 패턴을 나타내었다. 그림에서 원하는 사용 자 방향인 4도로 빔이 형성되는 반면, 다른 사용자 방향으로는 이득이 감 소하는 것을 볼 수 있다. 즉 원하는 사용자 방향인 4°에서 0dB의 이득 을 기준으로 하여 다른 사용자 방향인 -45°에서는 -29dB, 46°에서 는 -31dB의 이득이 감소했다.

표 3-1. 시뮬레이션 파라미터

Table 3-1. Simulation parameters.

# of sensor	8						
# of user	3						
# of message	10						
spreading factor	8						
forgetting factor(λ)	0.9						
AOA(degree)	-45, 4, 46						
Eb/No(dB)	10						
Rayleigh fading	Rayleigh fading 1-path Channel						
perfect po	wer control						



그림 3-5. 시스토릭 구조를 갖는 스마트 안테나의 빔 패턴 Fig. 3-5. Beam pattern of smart antenna algorithm based on systolic structure.



그림 3-6. 시스토릭 구조를 갖는 스마트 안테나의 SINR Fig. 3-6. SINR of smart antenna algorithm based on systolic structure.

그림 3-6는 시스토릭 어레이 빔 형성기의 출력 SINR를 보여주고 있다. 그 림에서 시간이 진행됨에 따라 SINR이 점점 향상되고 있음을 볼 수 있는데 40 chip에서 약 9.7*dB*의 SINR을 보이고 있다.

제 4 장 실시간 처리를 위한 FPGA 구현

본 논문에서는 컴퓨터 시뮬레이션을 통한 성능 분석과 함께 실시간 처리 가능성을 검토하기 위해 VHDL 언어를 이용하여 코딩하고 타이밍 시뮬레 이션을 수행하였다. 먼저 FPGA로 구현시 적절한 비트 수를 결정하는 과정 을 소개하고 다음으로 구현된 방법을 타이밍 시뮬레이션을 통해 실시간 처 리가 가능함을 보였다.

제 4-1 절 구현을 위한 최적 비트(bit) 수 결정

앞장에서 제안한 방법을 VHDL을 이용하여 구현하고자 할 때 FPGA의 특성상 최적의 비트 수를 결정하여야 한다. 일반적인 DSP 프로세서와 비 교해 보면 FPGA는 완전한 병렬 처리가 가능하기 때문에 고속 연산이 가 능한 장점이 있으나 아직 클럭 속도가 DSP 프로세서에 비해 느리고 무엇 보다 고정 소수점 연산만 가능하여 내부 연산을 위한 비트 수가 증가하면 FPGA chip 사용 면적이 기하급수적으로 늘어나게 되어 구현할 수 없게 된다. 또한 산술 연산을 위한 덧셈, 뺄셈, 곱셈, 나눗셈과 같은 과정을 모두 직접 제작하여야 하는 번거로움이 있으며, 아울러 고속 연산을 위해서는 고속 연산 알고리즘에 따라 구성하여야 최적의 성능을 얻을 수 있다. 이에 비해 DSP 프로세서는 상대적으로 높은 해상도를 얻을 수 있고 C 언어를 이용한 프로그래밍만으로 구현할 수 있는 용이성이 있으나 미리 구성되어 있는 ALU나 곱셈기를 사용하므로 알고리즘적으로 병렬 처리가 가능하더 라도 실제 구현할 때에는 순차 연산을 하여야 한다. 최근에는 TI사에서 C6x 시리즈와 같이 일부 병렬 처리가 가능한 DSP 프로세서가 생산되고 있기도 하다. 본 논문에서는 알고리즘적으로 병렬 처리가 가능하므로 FPGA를 이용하여 실시간 처리 가능성을 알아보았다. 이를 위해 내부 연산

을 위한 최적 비트 수를 미리 결정하여야 한다. 최적 비트 수를 결정하기 위해 비트 수에 따른 integer 시뮬레이션을 수행하였다. integer 시뮬레이션 이란 내부 모든 변수를 integer로 정의하여 모든 연산을 수행하는 것이다. 그림 4-1에는 비트 수에 따른 내부 셀 가운데 하나의 변화를 나타낸 것으 로 부동 소수점 연산 결과와 함께 나타내었다. 그림 4-1으로부터 부동 소 수점 연산 처리를 한 결과와 고정 소수점 연산 처리를 한 결과 사이에 오 차를 볼 수 있으나 고정 소수점 처리를 할 때 비트 수를 4비트로 하더라도 성능에는 큰 변화가 없음을 알 수 있다. 따라서 본 논문에서는 FPGA로 구 현할 때 4비트로 하여 구성하였다.



그림 4-1. 비트 수에 따른 내부 셀의 성능

Fig. 4-1. Performance of internal cell according to the number of bit.

제 4-2 절 VHDL 구현 및 타이밍 분석

본 절에서는 연구된 방법을 하드웨어 표현 언어인 VHDL을 이용하여 구 현하고 타이밍 분석을 통해 실시간 처리 여부를 검증하였다. 구현을 위하 여 고속 덧셈기, 곱셈기 및 나눗셈기를 설계[18]하였으며, 제곱근은 ROM 즉, LUT (Look-Up Table)를 구성하여 사용하였다. 각 데이터들은 현재 이동 통신 시스템에서 사용하는 데이터 해상도를 고려하여 4 비트로 표현 하였고, 최종 구현된 코드는 알테라사의 FLEX10K 디바이스상에서 컴파일 되었다. 그리고 디바이스가 갖는 논리 게이트 수의 제약으로 인해 4 채널 만을 구성하였다. 그림 4-2에서는 경계 셀의 Schematic diagram을 나타내 었으며, 그림 4-3에서는 그 세부 구성 요소를 나타내었다. 그리고 그림 4-4에서는 경계 셀의 Schematic diagram을 나타내었으며, 그림 4-5에서는 그 세부 구성 요소를 나타내었다. 그림 4-6에서는 음영 경계 셀의 Schematic diagram을 나타내었으며, 그림 4-5에서는 그 세부 구성 요소를 나타내었다. 그림 4-7에서는 그 세부 구성 요소를 나타내었다. 마지막으로 그림 4-8에서는 음영 다이아몬드 경계 셀의 구성 요소를 나타내었다.



그림 4-2. 경계 셀의 Schematic diagram Fig. 4-2. Schematic diagram of boundary cell.



(a)







- (c)
- 그림 4-3. 경계 셀 내 주요 부분의 Schematic diagram, (a) 연산 부분, (b) 실수부 연산, (c) 허수부 연산
 - Fig. 4-3. Schematic diagram of important parts in boundary cell, (a) arithmetic part, (b) real part, (c) imaginary part.



그림 4-4. 내부 셀의 Schematic diagram Fig. 4-4. Schematic diagram of internal cell.







(b)

그림 4-5. 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산

Fig. 4-5. Schematic diagram of important parts in internal cell, (a) real part, (b) imaginary part.



그림 4-6. 음영 내부 셀의 Schematic diagram Fig. 4-6. Schematic diagram of shaded internal cell.



(a)



- (b)
- 그림 4-7. 음영 내부 셀 내 주요 부분의 Schematic diagram, (a) 실수 부분 연산, (b) 허수 부분 연산
- Fig. 4-7. Schematic diagram of important parts in shaded internal cell, (a) real part, (b) imaginary part.



그림 4-8. 음영 다이아몬드 경계 셀의 Schematic diagram Fig. 4-8. Schematic diagram of shaded diamond boundary cell.



그림 4-9 4-채널 송신 빔 형성기의 회로도

Fig. 4-9 Schematic diagram of 4-channel transmit beamformer.

그림 4-9에서는 4-채널인 경우 송신 빔 형성기의 회로도를 나타내었다. 그리고, 그림 4-10에는 설계된 경계 셀과 내부 셀을 이용하여 얻은 타이밍 시뮬레이션 결과를 나타내었으며, 그림 4-11에는 전체 타이밍 시뮬레이션 결과를 나타내었다. 시뮬레이션 결과 연산 시간은 약 1.08 µsec 정도가 소 요되는 것으로 나타났다. 이는 cdma2000 시스템에서 8배 oversampling할 경우 chip level에서 영상은 약 270 nsec, 패킷은 2.17µsec, 음성은 4.34µ sec 정도의 계산 시간이 허용됨을 감안하면 패킷과 음성은 충분히 실시간 처리가 가능함을 알려주며, 추후 ASIC으로 구현했을 때 일반적으로 연산 시간이 5-6배 이상 감소한다는 사실을 고려하면 영상 데이터도 실제 실시 간 처리가 가능한 것으로 볼 수 있다. 그림 4-12에서는 합성 후 나타난 디 바이스의 레포트 파일을 나타내었다. 경계 셀의 경우 EPF10K20RC240-4 chip에 포팅했을 경우에 입력 핀으로 15개, 출력 핀으로 24개로 전체 사용 가능한 chip 용량중 55%를 사용하고 있음을 볼 수 있다.







(b)

29

Name:	Value:	60.0ns	120.0ns	180.0ns	240.0ns	300.0ns	360.0ns	420.0ns	480.0ns
we we	1	9							
clk	1		חחר				חחו	ППГ	1000
(0)bbs 🍡	DO				0				
cReal[30]	DO	1 (5			
cimage[30]	DO				0				
	DO				0				
simage[30]	DO				0				
iReal[30]	DO	в)			
Image[30]	DO	5))			
sqrtlambda[30]	D 2				2				
	DO				0				
💷 ximage[30]	DO				0				
	D 15		0		X 15 X			0	
olmage[30]	DO				0				





(d)

그림 4-10. 각 셀의 타이밍 시뮬레이션 결과, (a) 경계 셀, (b) 내부 셀, (c) 음영 내부 셀, (d) 음영 다이아몬드 경계 셀

Fig. 4–10. Results of timing simulation of each cell, (a) boundary cell,(b) internal cell, (c) shaded internal cell, (d) shaded diamond boundary

cell.

Name: Value: 490 0ns 525 0ns 560 0ns 595 0ns 630 0ns 666 0ns 700 0ns IIII = we 1 IIII = we IIIII = we IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII														616.0r	15					
Image: No. 1 Image: No. 1 Image: No. 0 Image: No. 0 1 <th1< th=""> 1 1 <</th1<>	Name:	Value:	1	490	Ons		525,0n	8	560	Ons		595,0n	8	630	Ons		665.0n	8	700).Ons
am - sddD 0	we -we	1	T																	
arr ck 0 7 10 13 0 3 6 9 12 15 2 5 8 11 14 1 4 7 10 arr int[3.0] 011 5 7 9 11 13 15 1 3 5 7 9 11 14 7 10 arr int[3.0] 011 5 7 9 11 0 5 10 15 4 9 arr int[3.0] 03 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 13 5 13 5 13 5 13 5 13	Obbe 🗝	0																		
imit[3.0] DB 7 10 13 0 3 6 9 12 15 2 5 8 11 14 1 4 7 10 imit[3.0] D11 5 7 9 11 13 15 1 3 5 7 9 11 13 15 1 3 5 7 9 11 15 1 3 5 7 9 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 3 13 5 13 5 13 5 13 5 13 5	cik	0	Л			பா	பா	பா	பா	டா	பா	பா	பா		டா	பா	பா	பா	பா	பா
imit[3.0] 011 5 7 9 11 13 15 1 3 5 7 9 11 13 15 1 3 5 7 9 11 13 15 1 3 5 7 9 11 13 15 1 3 5 7 9 11 13 15 1 3 5 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 5 13 5 13 5 13 5 13 5 13 5 13 5 13 5 13 5 13 5 13 5 13 5 13 <td< td=""><td>🚅 inr1(30)</td><td>D8</td><td>7</td><td>10</td><td>13</td><td>0</td><td>X 3</td><td>6</td><td>9</td><td>12</td><td>15</td><td>2</td><td>5</td><td>8</td><td>11</td><td>14</td><td>1</td><td>4</td><td>7</td><td>(10)</td></td<>	🚅 inr1(30)	D8	7	10	13	0	X 3	6	9	12	15	2	5	8	11	14	1	4	7	(10)
Image: Ind[3.0] 011 4 9 14 3 8 13 2 7 12 1 6 11 0 5 100 15 4 9 Image: Ind[3.0] 03 7 11 15 3 7 13 5 13 5 13 5	🚅 ini1[3.0]	D 11	5)	7	9	(11	(13	15		3	5	7	9	11	13	15	(1	(3	5	(7)
im 2[3,0] D3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 3 7 11 15 13 5	in:2[3.0]	D 11	4	9	14	3	χ 8	13	2	1	12	χ τ	6	11	0	5	10	15	χ 4	(9)
im dig.0.0 0.5 13 5 13	ini2[30]	D 3	7	11	15	3	χ7	(11	15	3	7	X 11	15	3	7	11	15	(3	7	X 11 X
Image: nol_[3,0] 012 5 10 15 4 9 14 3 8 13 2 7 12 1 6 11 0 5 10 Image: not_[3,0] 013 5 13 5	🚅 inr3(30)	D 5	13	5	13	6	13	5	13	6	13	χ 5	13	5	13	5	13	5	13	(5)
Image: multiplicity of the second	🚅 ini3[3.0]	D 12	5	10	15	(4	χ 9	14	3	8	13	χ 2	1	12	(1)	6	11	0	χ 5	(10)
imit[3.0] D2 15 8 1 00 3 12 5 14 7 0 9 2 11 4 13 6 15 8 iiii (3.0] D0 9 14 3 8 13 2 7 12 1 6 11 0 5 10 15 4 9 14 iiii 200 D0 1 8 15 6 13 4 11 2 9 0 7 14 6 15 4 9 14 iiii 200 D0 1 8 15 6 13 4 11 2 9 0 7 14 6 12 3 10 1 iiii 200 D0 0 1 0 1 0 1 0 14 0 12 0 14 0 12 0 14 0 12 0 14 0 12 0 14 0 12 0 12 0 12 <td>inr4[30]</td> <td>D 13</td> <td>5</td> <td>13</td> <td>5</td> <td>13</td> <td>χ 5</td> <td>13</td> <td>5</td> <td>13</td> <td>5</td> <td>13</td> <td>5</td> <td>13</td> <td>5</td> <td>13</td> <td>5</td> <td>13</td> <td>5</td> <td>(13)</td>	inr4[30]	D 13	5	13	5	13	χ 5	13	5	13	5	13	5	13	5	13	5	13	5	(13)
are d(3.0) 00 9) 14 3 6 13 2 7 12 1 6 11 0 5 10 15 4 9 14 are d(3.0) 07 10 1 8 15 6 13 4 11 2 9 0 7 14 6 12 3 10 1 are d(3.0) 00 - - 0 -	🚅 ini4[30]	D 2	15	8	(1)	10	χ 3	12	(5	14	(7	χ ο	9	2	(11)	4	(13	6	15	
image: dig3.0 07 10) 1 8 15 6 13 4 11 2 9 0 7 14 6 12 3 10 1 image: resp(3.0) 00 0 </td <td>🚅 dr[30]</td> <td>DO</td> <td>9</td> <td>14</td> <td>3</td> <td>8</td> <td>X 13</td> <td>2</td> <td>7</td> <td>12</td> <td>(1</td> <td>χ 6</td> <td>11</td> <td>0</td> <td>5</td> <td>10</td> <td>15</td> <td>4</td> <td>X 9</td> <td>14</td>	🚅 dr[30]	DO	9	14	3	8	X 13	2	7	12	(1	χ 6	11	0	5	10	15	4	X 9	14
Image: 2xero[3.0] 0.0 0 0 Image: 2xero[3.0] 0.1 1 1 Image: 2xero[3.0] 0.1 1 1 Image: 2xero[3.0] 0.2 2 2 Image: 2xero[3.0] 0.1 1.2 0 4 0 1.2 Image: 2xero[3.0] 0.12 0 4 0 1.2 0 4 0 1.2 Image: 2xero[3.0] 0.12 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 1.2 0 4 0 <td< td=""><td>🚅 d(30)</td><td>D 7</td><td>10</td><td>1</td><td>8</td><td>15</td><td>(6</td><td>13</td><td>$\overline{4}$</td><td>11</td><td>2</td><td><u>)</u> 9</td><td>X O</td><td>7</td><td>14</td><td>6</td><td>12</td><td>3</td><td>10</td><td></td></td<>	🚅 d(30)	D 7	10	1	8	15	(6	13	$\overline{4}$	11	2	<u>)</u> 9	X O	7	14	6	12	3	10	
Imminipage 01 1 Imminipage 02 2 Imminipage 02 0 Imminipage 0 0 Imminipage 0 <td>zero[3.0]</td> <td>DO</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td>0</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td>	zero[3.0]	DO										0								
Image: const2[3.0] D 2 2 Image: state	🚅 lambda[30]	D 1										1								
Image: state stat	const2[30]	D 2										2								
wit[3.0] D0 0 0 wit[3.0] D0 0 0 0 wit[3.0] D0 0 0 0 0 wit[3.0] D0 0 0 0 0 0 wit[3.0] D0 0 0 0 0 0 0 wit[3.0] D12 0 × 4 × 0 12 × 0 × 4 × 0 12 × 0 4 × 0 × 12 × 0 12 × 0 4 × 0 × 12 × 0 12 × 0 12 × 0 12 × 0 12 × 0 × 4 × 0 × 12 0 12 × 0 12 × 0 12 × 0 12 × 0 12 × 0 × 4 × 0 × 12 0 12 ×	🖘 wr1[30]	D 12	0	X	4			(12)	0		4			12	0		(4)	0		12
••••x123.01 00 0 0 ••••x123.01 00 0 0 ••••x123.01 00 0 0 ••••x123.01 00 0 0 ••••x123.01 01 0 0 ••••x123.01 012 0 4 0 12 0 4 0 12 0 ••••x13.01 012 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4	🖙 wi1[30]	DO										0								
wx2[3.0] D0 0 wx3[3.0] D0 0 0 wx3[3.0] D1 0 0 0 wx3[3.0] D12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 4 0 12 0 12 0 4 0 12 0 12 0 4 0 12 12 12	wr2[3.0]	DO										0								
Image: Market	wi2[3.0]	DO										0								
Image: Noise of the second s	wr3[30]	DO										0								
Image: metal 3.0 j D 12 0 4 0 12 0 4 0<	wi3[3.0]	D 12	0)	4	χ	0	X 12	2 🗶	0	χ 4	X	0	X 12	X	0	χ 4	X	0	X 12	XO
₩₩4[3.0] D 12 D X 4 X 0 X 12 X 0 X 4 X 0 X 12 X 0 X 4 X 0 X 12	🖅 wr4[30]	D 12	0	(4	X	0	χ 12	2)	0	X 4	X	0	(12	X	0	X 4	X	0	(12	2 (0
	wi4[3.0]	D 12	0		4	X		12) 0		4	X		12	χo	X	4	Xo		12

그림 4-11. 전체 타이밍 시뮬레이션 결과 Fig. 4-11 Results of timing simulation.

** DEVICE	SUMMARY **										
Chip/ POF	Device	Input Pins	Output Pins	Bidir Pins	Memory Bits %	Hemo Utili	ry zed	LCs	% ເ	LCs Itilized	
boundary	EPF10K20RC240-4	15	24	0	240	1	%	637		55 %	
User Pins	:	15	24	Ø							

(a)

** DEVIC	E SUMMARY **							
Chip/ POF	Device	Input Pins	Output Pins	Bidir Pins	Memory Bits %	Menory Utilized	LCs	LCs % Utilized
inter	EPF10K20TC144-3	31	16	0	16	8 %	696	52 %
User Pin	s:	31	16	0				

(b)

** DEVICE	SUMMARY **									
Chip/ POF	Device	Input Pins	Output Pins	Bidir Pins	Menory Bits %	Meno Utili	ry zed	LCs	Li % Util:	Cs ized
inter	EPF10K70RC240-2	31	16	8	16	8	*	6 86	1	6%
User Pins:	:	31	16	8						

(c)

** DEVICE SUMMARY ** Chip/ Input Output Bidir Memory Memory LCs Bits % Utilized POF Device Pins Pins Pins LCs % Utilized w EPF10K20RC240-4 19 ٥ 16 8 130 11 % 8 A User Pins: 19 8 0

(d)

그림 4-12. 디바이스의 레포트 파일, (a) 경계 셀, (b) 내부 셀, (c) 음영 내부 셀, (d) 음영 다이아몬드 경계 셀

Fig. 4-12. Report file of device, (a) boundary cell, (b) internal cell, (c) shaded internal cell, (d) shaded diamond boundary cell.

마지막으로 본 논문에서는 알테라사의 FLEX10K chip을 장착한 보드에 포팅 하여 구현된 방법의 성능을 검증하였으며, 그 결과는 타이밍 시뮬레이션 결과 와 동일하게 나타났다. 그림 4-13에 사용된 보드의 사진을 나타내었다.



그림 4-13. 알테라사의 FLEX10K chip을 장착한 보드 사진 Fig. 4-13. Board with Altera's FLEX10K chip.

제 5 장 결 론

기존의 스마트 안테나 알고리즘들은 사용하는데 있어 반듯이 역행렬을 구해 야 하는데 이 부분이 알고리즘에서 가장 많은 연산량을 필요로 한다. 역행렬을 구하는 방법으로 역행렬 공식(matrix inversion lemma)을 이용할 수 있으나 그 구조의 복잡성으로 인해 실시간 처리가 어려워 비효율적이다. 따라서 본 논문 에서는 실시간 처리가 가능하도록 QR-RLS 기반의 스마트 안테나 알고리즘 을 연구하였다. 알고리즘은 역행렬 연산을 효율적으로 하기 위해 Givens rotations을 이용하여 직접 역행렬을 구하는 방법을 사용하였으며 Givens rotations방법을 이용하여 연산하는 구조를 갖는 시스토릭 어레이 형태로 구성하였다. 아울러 Rayleigh 페이딩 채널 환경에서 컴퓨터 시뮬레이션을 수행하여 연구된 방법의 성능을 고찰하였다.

또한 본 논문에서는 연구된 방법의 실시간 처리 가능성을 검증하기 위해 하드웨어 표현 언어인 VHDL을 이용하여 구현하고, 알테라사의 FPGA인 FLEX10K chip에 포팅하였다. 또한 이에 앞서 구현시 내부 연산 과정에서 데이터를 표현하는데 소요되는 최적의 비트 수를 integer 시뮬레이션을 통 하여 결정하였는데 시뮬레이션은 부동 소수점과 고정 소수점을 가지고 수 행하였다. 부동 소수점 연산 처리를 한 결과와 고정 소수점을 가지고 수 행하였다. 부동 소수점 연산 처리를 한 결과와 고정 소수점 처리를 한 결 과 사이에 오차는 있으나 고정 소수점 처리를 할 때 비트 수를 4비트로 하 더라도 성능에는 큰 변화가 없어 4비트로 구현하였다. 타이밍 시뮬레이션 결과 연산 시간은 약 1.08 µsec 정도가 소요되는 것으로 나타났다. 이는 cdma2000 시스템에서 8배 oversampling할 경우 chip level에서 영상은 약 270 nsec, 패킷은 2.17µsec, 음성은 4.34µsec 정도의 계산 시간이 허용됨 을 감안하면 패킷과 음성은 충분히 실시간 처리가 가능함을 알려주며 영상 정보 처리는 시간이 부족하였다. 그러나 이는 추후 ASIC으로 전환할 경 우 처리 속도가 5-6배 이상 향상되므로 실시간 처리 가능함을 확인하였다. 앞으로 과제는 FPGA로 구성함에 있어 제곱근을 LUT로 사용하였기 때

34

문에 오차가 생겼는데 제곱근을 수치 해석적인 알고리즘으로 구현하여 오 차를 줄여야한다. 또, 지금 보다 더 빠른 사칙연산 알고리즘을 구현하여 영 상 처리속도를 만족시킬 수 있도록 칲 속도를 향상시켜야 할 것이다. 또한 연구된 방법의 실제 적용성 검토와 아울러 실시간 처리를 위하여 모뎀 부분과 연계하여 하드웨어 구현 방법에 대해 연구가 이루어져야 할 것이다. 또한 실 측 자료에 기반한 성능 분석이 이루어져야 할 것이다.

참고 문헌

- A.F. Naguib, Adaptive antennas for CDMA wireless network, Ph.D thesis Stanford University, Aug. 1996.
- [2] J.H. Winters, J. Salz, and R.D. Gitlin, "The Impact of Antenna Diversity on the Capacity of Wireless Communication Systems," *IEEE Trans. Commun.*, vol. COM-41(4), pp.1740-1751, Apr. 1994.
- [3] J.R. Treichler and B.G. Agee, "A new approach to multipath correction of constant modulus signals," *IEEE Trans. Acoust., Speech, Signal Processing*, vol.ASSP-31, pp.459-472, Apr. 1983.
- [4] J. Lundell and B. Widrow, "Application of the constant modulus adaptive beamformer to constant and non-constant modulus algorithms," in *Proc. 22nd Asilomar Conf. Sig. syst. Comput.*, Pacific Grove, CA, pp.432–436, Nov. 1987.
- [5] T.S. Rappaport, and J.C. Liberti, *Smart antennas for wireless communications*, Prentice-Hall, 1999.
- [6] J.Litva and T.K-Y. Lo, *Digital beamforming in wireless communications*, Artech House, 1996.
- [7] R. Ho, Implimentation of cyclic beamforming techniques on mobile communication systems, Master's thesis, McMaster University, 1994.
- [8] 박상용, "신호의 자기 상관성을 이용한 스마트 안테나 알고리즘 구 현", 한국해양대학교 석사 학위 논문, 2000.
- [9] S. Haykin, Adaptive filter theory, Prentice-Hall, 1996.
- [10] C.F. T. Tang, "Adaptive Array System Using QR-Based RLS and CRLS Techniques with Systolic Array Architectures," *PhD*

Thesis Report, Ph.D.91.5, Systems Research Center, University of Maryland, College Park, May 1991.

- [11] J.C. McWhirter, and T.j. Shepherd, "Systolic array processor for MVDR beamforming," *IEE Proc.*, vol. 136, Pt. F, no. 2, pp. 75–80, Apr. 1989.
- [12] C.F. T. Tang, and K.J. R. Liu, "A Novel systolic array processor for MVDR beamforming," ICASSP, vol. 4, pp. 477-480, California, USA, Mar. 1992.
- T. Asai, and T. Matsumoto, "A Systolic array RLS processor," VTC'2000, vol. 3, pp. 2247–2251, Tokyo, Japan, May 2000.
- [14] W.M. Gentleman and H.T. Kung, "Matrix triangularization by systolic array," *Proc. SPIE*, Real-Time Signal Processing IV, vol. 298, pp. 19–26, 1981.
- [15] R. Schreiber, "Implementation of adaptive array algorithms," *IEEE Trans. Acoust. Speech, Signal Processing*, vol. ASSP-34, no. 5, pp. 1038–1045, Oct. 1986.
- [16] R. Schreiber, "Systolic linear algebra machines in digital signal processing," in VLSI and Modern Signal Processing, pp. 389–405, 1985.
- [17] R.A. Monozingo and T.W. Miller, *Introduction to Adaptive Arrays*, Now York: John Wiley and Sons, 1980.
- [18] B. Parhami, *Computer Arithmetic*, Oxford University Press, 20 00.
- [19] 양승용, 이용주, 김기만, "주파수 분할 통신 환경에서 Downlink Beamforming 기법 연구", 한국해양정보통신학회 추계학술종합발표 논문집, 제3권, 제2호, pp 220-223, Oct. 2000.
- [20] 양승용, 이용주, 김기만, "CPLD를 이용한 스마트 안테나 알고리즘 구현", 한국해양정보통신학회 춘계종합학술대회논문집, 제5권, 제1

호, pp. 749-752, May 2001.

- [21] MAX+PLUS II User's Guide, Altera, 1997.
- [22] 김종욱, 권세용, 안성수, 최승원, "TMS320C30을 이용한 스마트 안 테나 시스템의 Test-bed 구현", 한국전자파학회논문지, 제11권, 제 4호, pp. 523-533, Jun 2000.

감사의 글

지난 학부 및 대학원 생활동안 저에게 모든 면에서 많은 가르침과 지도 를 해주신 김기만 교수님께 진심으로 감사드립니다. 그리고 학부시절부터 지도해 주시고 지켜봐 주신 김동일 교수님, 조형래 교수님, 강인호 교수님, 정지원 교수님, 민경식 교수님께도 감사드리며 항상 건강하시길 빕니다. 가 르침을 바탕으로 열심히 사회생활을 해나가겠습니다.

논문이 정리됨과 더불어 곁에서 많은 도움을 주신 분들이 생각납니다. 실험실에서 고락을 함께 하며 많은 도움을 준 준환, 동현, 동원, 승수, 인 식, 상용, 용주, 외형, 윤준 형님에게 감사드립니다. 또한 상명, 상우, 원철, 상훈, 진산 형님 및 친구 성원, 재민, 지성, 지만에게도 고마운 마음을 전합 니다.

또, 대학 및 대학원 생활동안 함께 생활해온 태욱, 형천, 명승, 재원, 종 기, 준오 및 그 외 모든 친구들과 선배님들, 후배 여러분께도 고마운 마음 을 전합니다.

끝으로, 언제나 믿음으로 묵묵히 지켜봐 주시고 뒷바라지 해주신 아버지, 어머님, 힘이 되어준 동생에게 깊이 감사드리며 이 작은 결실을 드립니다.